

CCE IIC – Spring 2022


Lab08 Exercise

班級：電通三乙 學號：C108110249 姓名：林宇達 日期：5/17

Design: Frequency divider

Design Description

請各位同學在使用Clk與Reset的情形下引用計數器的觀念來設計一除頻器，請分析以下電路並完成設計，電路圖如下圖(一)所示。



圖(一)、Frequency divider

o-clk 3分3秒等 cnt才動作

EX8-1 紀錄輸入與輸出腳位

根據各位同學所設計的電路，按照下列表格紀錄並填寫。

除頻器(Frequency divider)			
輸入與輸出	位元數	腳位	功能敘述
input	[0:0]	clk	clock
input	[0:0]	cnt	clock double
input	[0:0]	rst	reset
output	[0:0]	o-clk	cnt反相

*輸入與輸出：判斷腳位為輸入輸出，寫輸入輸出即可。

*位元數：判斷腳位所需要多少位元，如只需要一位元，格數則不用填寫。

*腳位：由你設計的腳位名稱撰寫，其中一隻輸入為 A，腳位欄填寫 A 即可。

*功能敘述：請分別敘述每個腳位的功能，請勿只寫輸入/輸出。

EX8-2 設計與模擬程式

請各位同學自行設計主程式與測試程式並拍照下來，請用依自己喜好的進制方式撰寫。

*Fdiv (~./Desktop/Lab08) - gedit

檔案(F) 編輯(E) 顯示(V) 搜尋(S) 工具(T) 文件(D) 求助(H)

新增 開啟 儲存 列印 復原 取消復原 剪下 複製

Fdiv_TB x *Fdiv x

```
1 module Fdiv(rst,clk,o_clk);
2
3 input    rst;
4 input    clk;
5 output reg o_clk;
6 reg cnt;
7
8 always@(posedge clk or negedge rst)
9 begin
10    if(!rst)
11        cnt<=0;
12    else if(cnt==1)
13        cnt<=0;
14    else
15        cnt <=cnt+1;
16 end
17
18 always@(posedge clk or negedge rst)
19 begin
20    if(!rst)
21        o_clk<=0;
22    else if(cnt<1)
23        o_clk=0;
24    else
25        o_clk=1;
26 end
27
28 endmodule
```

*Fdiv_TB (~./Desktop/Lab08) - gedit

檔案(F) 編輯(E) 顯示(V) 搜尋(S) 工具(T) 文件(D) 求助(H)

新增 開啟 儲存 列印 復原 取消復原 剪下 複製 貼上 尋找 取代

Fdiv_TB x Fdiv x

```
1 module Fdiv_TB();
2
3
4 reg    clk;
5 reg    rst;
6 wire    o_clk;
7
8 Fdiv dut(rst,clk,o_clk);
9
10 initial begin
11     $dumpfile("dump.vcd");
12     $dumpvars(1);
13 end
14
15
16 initial begin
17     clk = 1'b1;
18     rst = 1'b1;
19     #10
20     rst = 1'b0;
21     #10
22     rst = 1'b1;
23     #500
24     #20 $finish;
25 end
26
27
28 always #5 begin
29     clk = ~clk;
30 end
31
32 initial begin
33     //請同學改成自己的路徑
34     $fsdbDumpfile("/home/110_course/IIC/C108110249/Desktop/Lab08/Fdiv_TB.fsdb");
35     $fsdbDumpvars(0,Fdiv_TB);
36 end
37 endmodule
38
```

↑ RTL code

↑ test bench

EX8-3 訊號結果

請各位同學拍照自己所設計的結果，觀察訊號並將訊號記錄下來，紀錄範圍為(0 ~ 500 ns)，並請用依自己喜好的進制方式撰寫。

